GERİ DÖN
Ders Öğretim Planı
| Dersin Kodu | Dersin Adı | Dersin Türü | Yıl | Yarıyıl | AKTS |
|---|---|---|---|---|---|
| MEEM-548 | SAYISAL SİSTEMLERDE TEST EDİLEBİLİRLİK VE HATA MODELLEME | Seçmeli Ders Grubu | 1 | 2 | 6,00 |
Dersin Seviyesi
Yüksek Lisans
Dersin Sunulduğu Dil
Dersin Amacı
Sayısal sistemlerin tasarımı aşamasında ve sonrasında yürütülen doğrulama ve test protokollerinin teknik alt yapısı ile ilgili bilgilerin öğrencilere kazandırılmasıdır.
Dersi Veren Öğretim GörevlisiGörevlileri
Dr. Öğr. Üyesi Mehmet Cem Dikbaş
Öğrenme Çıktıları
| 1 | Sayısal sistem tasarımında hatanın modellemesi |
| 2 | Sayısal sistem tasarımı doğrulamasında simülasyon yaklaşım ve teknikleri |
| 3 | Sayısal sistem tasarımında hata tespit yaklaşımları |
Öğrenim Türü
Birinci Öğretim
Dersin Ön Koşulu Olan Dersler
Ders İçin Önerilen Diğer Hususlar
-
Dersin İçeriği
Sayısal sistem tasarımında hata modelleme yaklaşımları, Hata modelleme, Hata simülasyonu, doğrulama ve test yaklaşımları
Haftalık Ayrıntılı Ders İçeriği
| Hafta | Teorik | Uygulama | Laboratuvar |
|---|---|---|---|
| 1 | Temel Kavramlar, Modelleme Yaklaşımları | ||
| 2 | Sayısal Devre Tasarımı Doğrulama; Simülasyon | ||
| 3 | Sayısal Devre Tasarımı Doğrulama; Simülasyon | ||
| 4 | Hatanın Modellenmesi | ||
| 5 | Hatanın Modellenmesi | ||
| 6 | Hatanın Simülasyonu | ||
| 7 | Hatanın Simülasyonu | ||
| 8 | Ara Sınav | ||
| 9 | S.S.F. Hata Modeli için Test Yaklaşım ve Teknikleri | ||
| 10 | S.S.F. Hata Modeli için Test Yaklaşım ve Teknikleri | ||
| 11 | S.S.F. Hata Modeli için Test Yaklaşım ve Teknikleri | ||
| 12 | S.S.F. Hata Modeli için Test Yaklaşım ve Teknikleri | ||
| 13 | Test Edilebilir Tasarım Teknikleri | ||
| 14 | Sıkıştırma Teknikleri, Kendini Test Edebilen Yapılar | ||
| 15 | Kendini Test Edebilen Yapılar | ||
| 16 | Final Sınavı |
Ders Kitabı Malzemesi Önerilen Kaynaklar
Digital System Testing and Testable Design, Miron ABRAMOVICI, Melvin A. BREUER, Arthur D. FRIEDMAN, IEEE PRESS, 1990. / Essentials of Electronic Testing for Digital, Memory and Mixed Signal VLSI Circuits, Michael BUSHNELL, Vishwani AGRAWAL, Kluwer Publishers, 2000.
Planlanan Öğrenme Aktiviteleri ve Metodları
Değerlendirme
| Yarıyıl (Yıl) İçi Etkinlikleri | Adet | Değer |
|---|---|---|
| Ara Sınav | 1 | 100 |
| Toplam | 100 | |
| Yarıyıl (Yıl) Sonu Etkinlikleri | Adet | Değer |
| Final Sınavı | 1 | 100 |
| Toplam | 100 | |
| Yarıyıl (Yıl) İçi Etkinlikleri | 40 | |
| Yarıyıl (Yıl) Sonu Etkinlikleri | 60 | |
Staj Durumu
-
İş Yükü Hesaplaması
| Etkinlikler | Sayısı | Süresi (saat) | Toplam İş Yükü (saat) |
|---|---|---|---|
| Ara Sınav | 1 | 3 | 3 |
| Final Sınavı | 1 | 3 | 3 |
| Derse Katılım | 14 | 3 | 42 |
| Beyin Fırtınası | 6 | 8 | 48 |
| Bireysel Çalışma | 13 | 5 | 65 |
| Ara Sınav İçin Bireysel Çalışma | 1 | 10 | 10 |
| Final Sınavı içiin Bireysel Çalışma | 1 | 15 | 15 |
| Toplam İş Yükü (saat) | 186 | ||
Program ve Öğrenme Çıktıları İlişkisi
| PÇ 1 | PÇ 2 | PÇ 3 | PÇ 4 | PÇ 5 | PÇ 6 | |
| ÖÇ 1 | 5 | 3 | 4 | 5 | 3 | 5 |
| ÖÇ 2 | 3 | 4 | 5 | 4 | 5 | 3 |
| ÖÇ 3 | 3 | 4 | 5 | 3 | 4 | 5 |
* Katkı Düzeyi : 1 Çok düşük 2 Düşük 3 Orta 4 Yüksek 5 Çok yüksek